XC7Z100-2FFG900I - इंटीग्रेटेड सर्किट, एंबेडेड, सिस्टम ऑन चिप (SoC)
उत्पाद विशेषताएं
| प्रकार | विवरण |
| वर्ग | इंटीग्रेटेड सर्किट (आईसी) |
| एमएफआर | एएमडी |
| शृंखला | Zynq®-7000 |
| पैकेट | ट्रे |
| उत्पाद की स्थिति | सक्रिय |
| वास्तुकला | एमसीयू, एफपीजीए |
| कोर प्रोसेसर | CoreSight™ के साथ डुअल ARM® Cortex®-A9 MPCore™ |
| फ़्लैश आकार | - |
| रैम का आकार | 256KB |
| बाह्य उपकरणों | डीएमए |
| कनेक्टिविटी | कैनबस, ईबीआई/ईएमआई, ईथरनेट, आई²सी, एमएमसी/एसडी/एसडीआईओ, एसपीआई, यूएआरटी/यूएसएआरटी, यूएसबी ओटीजी |
| रफ़्तार | 800 मेगाहर्ट्ज |
| प्राथमिक गुण | Kintex™-7 FPGA, 444K लॉजिक सेल |
| परिचालन तापमान | -40°C ~ 100°C (TJ) |
| पैकेज/केस | 900-बीबीजीए, एफसीबीजीए |
| आपूर्तिकर्ता डिवाइस पैकेज | 900-एफसीबीजीए (31x31) |
| आई/ओ की संख्या | 212 |
| आधार उत्पाद संख्या | XC7Z100 |
दस्तावेज़ और मीडिया
| संसाधन प्रकार | जोड़ना |
| डाटा शीट | XC7Z030,35,45,100 डेटाशीट |
| उत्पाद प्रशिक्षण मॉड्यूल | टीआई पावर मैनेजमेंट सॉल्यूशंस के साथ पावरिंग सीरीज 7 Xilinx FPGAs |
| पर्यावरण संबंधी जानकारी | Xiliinx RoHS प्रमाणपत्र |
| विशेष रुप से प्रदर्शित उत्पाद | सभी प्रोग्रामयोग्य Zynq®-7000 SoC Xilinx Zynq® Z-7035/Z-7045/Z-7100 SoC के साथ TE0782 श्रृंखला |
| पीसीएन डिज़ाइन/विनिर्देश | मल्टी देव मटेरियल छग 16/दिसंबर/2019 |
| पीसीएन पैकेजिंग | मल्टी डिवाइसेस 26/जून/2017 |
पर्यावरण एवं निर्यात वर्गीकरण
| गुण | विवरण |
| RoHS स्थिति | ROHS3 अनुरूप |
| नमी संवेदनशीलता स्तर (एमएसएल) | 4 (72 घंटे) |
| पहुंच स्थिति | अप्रभावित पहुंचें |
| ईसीसीएन | 3ए991डी |
| एचटीएसयूएस | 8542.39.0001 |
समाज
बुनियादी SoC वास्तुकला
एक विशिष्ट सिस्टम-ऑन-चिप आर्किटेक्चर में निम्नलिखित घटक होते हैं:
- कम से कम एक माइक्रोकंट्रोलर (एमसीयू) या माइक्रोप्रोसेसर (एमपीयू) या डिजिटल सिग्नल प्रोसेसर (डीएसपी), लेकिन कई प्रोसेसर कोर हो सकते हैं।
- मेमोरी RAM, ROM, EEPROM और फ़्लैश मेमोरी में से एक या अधिक हो सकती है।
- टाइम पल्स सिग्नल प्रदान करने के लिए ऑसिलेटर और फेज़-लॉक लूप सर्किट्री।
- काउंटर और टाइमर, बिजली आपूर्ति सर्किट से युक्त परिधीय।
- कनेक्टिविटी के विभिन्न मानकों जैसे यूएसबी, फायरवायर, ईथरनेट, यूनिवर्सल एसिंक्रोनस ट्रांसीवर और सीरियल पेरिफेरल इंटरफेस आदि के लिए इंटरफेस।
- डिजिटल और एनालॉग सिग्नल के बीच रूपांतरण के लिए एडीसी/डीएसी।
- वोल्टेज विनियमन सर्किट और वोल्टेज नियामक।
SoCs की सीमाएँ
वर्तमान में, SoC संचार आर्किटेक्चर का डिज़ाइन अपेक्षाकृत परिपक्व है।अधिकांश चिप कंपनियां अपने चिप निर्माण के लिए SoC आर्किटेक्चर का उपयोग करती हैं।हालाँकि, जैसे-जैसे व्यावसायिक अनुप्रयोग अनुदेश सह-अस्तित्व और पूर्वानुमेयता का अनुसरण करना जारी रखते हैं, चिप में एकीकृत कोर की संख्या में वृद्धि जारी रहेगी और कंप्यूटिंग की बढ़ती मांगों को पूरा करने के लिए बस-आधारित एसओसी आर्किटेक्चर तेजी से कठिन हो जाएंगे।इसकी प्रमुख अभिव्यक्तियाँ हैं
1. ख़राब मापनीयता.एसओसी सिस्टम डिज़ाइन सिस्टम आवश्यकताओं के विश्लेषण से शुरू होता है, जो हार्डवेयर सिस्टम में मॉड्यूल की पहचान करता है।सिस्टम के सही ढंग से काम करने के लिए, चिप पर SoC में प्रत्येक भौतिक मॉड्यूल की स्थिति अपेक्षाकृत निश्चित होती है।एक बार भौतिक डिज़ाइन पूरा हो जाने के बाद, संशोधन करना पड़ता है, जो प्रभावी रूप से एक रीडिज़ाइन प्रक्रिया हो सकती है।दूसरी ओर, बस आर्किटेक्चर पर आधारित एसओसी प्रोसेसर कोर की संख्या में सीमित हैं जिन्हें बस आर्किटेक्चर के अंतर्निहित मध्यस्थता संचार तंत्र के कारण उन पर बढ़ाया जा सकता है, यानी एक ही समय में प्रोसेसर कोर की केवल एक जोड़ी संचार कर सकती है।
2. एक विशेष तंत्र पर आधारित बस वास्तुकला के साथ, SoC में प्रत्येक कार्यात्मक मॉड्यूल सिस्टम में अन्य मॉड्यूल के साथ केवल तभी संचार कर सकता है जब उसने बस पर नियंत्रण प्राप्त कर लिया हो।समग्र रूप से, जब एक मॉड्यूल संचार के लिए बस मध्यस्थता अधिकार प्राप्त करता है, तो सिस्टम में अन्य मॉड्यूल को बस के मुक्त होने तक इंतजार करना होगा।
3. एकल घड़ी तुल्यकालन समस्या.बस संरचना को वैश्विक सिंक्रनाइज़ेशन की आवश्यकता होती है, हालांकि, जैसे-जैसे प्रक्रिया सुविधा का आकार छोटा होता जाता है, ऑपरेटिंग आवृत्ति तेजी से बढ़ती है, बाद में 10GHz तक पहुंच जाती है, कनेक्शन में देरी के कारण होने वाला प्रभाव इतना गंभीर होगा कि वैश्विक घड़ी ट्री को डिजाइन करना असंभव है , और विशाल क्लॉक नेटवर्क के कारण, इसकी बिजली खपत चिप की कुल बिजली खपत का अधिकांश हिस्सा लेगी।
