उत्पाद विशेषताएं

इंटेल ने 3डी चिप विवरण का खुलासा किया: 100 अरब ट्रांजिस्टर को ढेर करने में सक्षम, 2023 में लॉन्च करने की योजना

सीपीयू, जीपीयू और एआई प्रोसेसर के घनत्व को नाटकीय रूप से बढ़ाने के लिए चिप में तर्क घटकों को स्टैक करके मूर के नियम को चुनौती देने के लिए 3डी स्टैक्ड चिप इंटेल की नई दिशा है।चूँकि चिप प्रक्रियाएँ लगभग रुक चुकी हैं, प्रदर्शन में सुधार जारी रखने का यही एकमात्र तरीका हो सकता है।

हाल ही में, इंटेल ने सेमीकंडक्टर उद्योग सम्मेलन हॉट चिप्स 34 में आगामी मेटियोर लेक, एरो लेक और लूनर लेक चिप्स के लिए अपने 3डी फोवेरोस चिप डिजाइन के नए विवरण प्रस्तुत किए।

हाल की अफवाहों ने सुझाव दिया है कि इंटेल के जीपीयू टाइल/चिपसेट को टीएसएमसी 3एनएम नोड से 5एनएम नोड पर स्विच करने की आवश्यकता के कारण इंटेल की उल्का झील में देरी होगी।जबकि इंटेल ने अभी भी जीपीयू के लिए उपयोग किए जाने वाले विशिष्ट नोड के बारे में जानकारी साझा नहीं की है, कंपनी के एक प्रतिनिधि ने कहा कि जीपीयू घटक के लिए नियोजित नोड नहीं बदला है और प्रोसेसर 2023 में ऑन-टाइम रिलीज के लिए ट्रैक पर है।

विशेष रूप से, इस बार इंटेल अपने उल्का झील चिप्स बनाने के लिए उपयोग किए जाने वाले चार घटकों (सीपीयू भाग) में से केवल एक का उत्पादन करेगा - टीएसएमसी अन्य तीन का उत्पादन करेगा।उद्योग के सूत्र बताते हैं कि GPU टाइल TSMC N5 (5nm प्रक्रिया) है।

इंटेल ने मेट्योर लेक प्रोसेसर की नवीनतम छवियां साझा की हैं, जो इंटेल के 4 प्रोसेस नोड (7nm प्रोसेस) का उपयोग करेगा और छह बड़े कोर और दो छोटे कोर के साथ मोबाइल प्रोसेसर के रूप में पहली बार बाजार में उतरेगा।मेटियोर लेक और एरो लेक चिप्स मोबाइल और डेस्कटॉप पीसी बाजारों की जरूरतों को पूरा करते हैं, जबकि लूनर लेक का उपयोग पतली और हल्की नोटबुक में किया जाएगा, जो 15W और उससे नीचे के बाजार को कवर करेगा।

पैकेजिंग और इंटरकनेक्ट में प्रगति तेजी से आधुनिक प्रोसेसर का चेहरा बदल रही है।दोनों अब अंतर्निहित प्रक्रिया नोड प्रौद्योगिकी जितने ही महत्वपूर्ण हैं - और कुछ मायनों में यकीनन अधिक महत्वपूर्ण हैं।

सोमवार को इंटेल के कई खुलासे इसकी 3डी फोवरोस पैकेजिंग तकनीक पर केंद्रित थे, जिसका उपयोग उपभोक्ता बाजार के लिए इसके मेटियोर लेक, एरो लेक और लूनर लेक प्रोसेसर के आधार के रूप में किया जाएगा।यह तकनीक इंटेल को फोवरोस इंटरकनेक्ट के साथ एकीकृत बेस चिप पर छोटे चिप्स को लंबवत रूप से स्टैक करने की अनुमति देती है।इंटेल अपने पोंटे वेक्चिओ और रियाल्टो ब्रिज जीपीयू और एगिलेक्स एफपीजीए के लिए भी फोवरोस का उपयोग कर रहा है, इसलिए इसे कंपनी के कई अगली पीढ़ी के उत्पादों के लिए अंतर्निहित तकनीक माना जा सकता है।

इंटेल ने पहले अपने कम-वॉल्यूम लेकफील्ड प्रोसेसर पर 3डी फोवरोस को बाजार में लाया है, लेकिन 4-टाइल मेटियोर लेक और लगभग 50-टाइल पोंटे वेक्चिओ प्रौद्योगिकी के साथ बड़े पैमाने पर उत्पादित होने वाली कंपनी की पहली चिप्स हैं।एरो लेक के बाद, इंटेल नए यूसीआई इंटरकनेक्ट में बदलाव करेगा, जो इसे मानकीकृत इंटरफ़ेस का उपयोग करके चिपसेट पारिस्थितिकी तंत्र में प्रवेश करने की अनुमति देगा।

इंटेल ने खुलासा किया है कि वह निष्क्रिय फोवरोस मध्यवर्ती परत/बेस टाइल के शीर्ष पर चार मेटियोर लेक चिपसेट (इंटेल की भाषा में "टाइल्स/टाइल्स" कहा जाता है) रखेगा।मेटियोर झील में बेस टाइल लेकफील्ड में बेस टाइल से अलग है, जिसे एक तरह से SoC माना जा सकता है।3डी फ़ोवेरोस पैकेजिंग तकनीक एक सक्रिय मध्यस्थ परत का भी समर्थन करती है।इंटेल का कहना है कि वह फ़ोवरोस इंटरपोज़र परत के निर्माण के लिए कम लागत और कम-शक्ति अनुकूलित 22FFL प्रक्रिया (लेकफ़ील्ड के समान) का उपयोग करता है।इंटेल अपनी फाउंड्री सेवाओं के लिए इस नोड का एक अद्यतन 'इंटेल 16' संस्करण भी पेश करता है, लेकिन यह स्पष्ट नहीं है कि इंटेल मेट्योर लेक बेस टाइल के किस संस्करण का उपयोग करेगा।

इंटेल इस मध्यस्थ परत पर इंटेल 4 प्रक्रियाओं का उपयोग करके कंप्यूट मॉड्यूल, आई/ओ ब्लॉक, एसओसी ब्लॉक और ग्राफिक्स ब्लॉक (जीपीयू) स्थापित करेगा।ये सभी इकाइयाँ Intel द्वारा डिज़ाइन की गई हैं और Intel आर्किटेक्चर का उपयोग करती हैं, लेकिन TSMC इनमें I/O, SoC और GPU ब्लॉक OEM करेगा।इसका मतलब यह है कि इंटेल केवल सीपीयू और फोवेरोस ब्लॉक का उत्पादन करेगा।

उद्योग के सूत्रों ने लीक किया है कि I/O डाई और SoC TSMC की N6 प्रक्रिया पर बने हैं, जबकि tGPU TSMC N5 का उपयोग करता है।(यह ध्यान देने योग्य है कि इंटेल I/O टाइल को 'I/O एक्सपैंडर' या IOE के रूप में संदर्भित करता है)

फेवरोस रोडमैप पर भविष्य के नोड्स में 25 और 18-माइक्रोन पिच शामिल हैं।इंटेल का कहना है कि हाइब्रिड बॉन्डेड इंटरकनेक्ट्स (एचबीआई) का उपयोग करके भविष्य में 1-माइक्रोन बम्प स्पेसिंग हासिल करना सैद्धांतिक रूप से भी संभव है।