नया मूल XC18V04VQG44C स्पॉट स्टॉक FPGA फील्ड प्रोग्रामेबल गेट ऐरे लॉजिक IC चिप इंटीग्रेटेड सर्किट
उत्पाद विशेषताएं
| प्रकार | विवरण |
| वर्ग | इंटीग्रेटेड सर्किट (आईसी) |
| एमएफआर | एएमडी Xilinx |
| शृंखला | - |
| पैकेट | ट्रे |
| उत्पाद की स्थिति | अप्रचलित |
| प्रोग्रामयोग्य प्रकार | सिस्टम प्रोग्रामेबल में |
| मेमोरी का आकार | 4एमबी |
| वोल्टेज आपूर्ति | 3V ~ 3.6V |
| परिचालन तापमान | 0°C ~ 70°C |
| माउन्टिंग का प्रकार | माउंट सतह |
| पैकेज/केस | 44-टीक्यूएफपी |
| आपूर्तिकर्ता डिवाइस पैकेज | 44-वीक्यूएफपी (10×10) |
| आधार उत्पाद संख्या | XC18V04 |
दस्तावेज़ और मीडिया
| संसाधन प्रकार | जोड़ना |
| डाटा शीट | XC18V00 सीरीज |
| पर्यावरण संबंधी जानकारी | Xiliinx RoHS प्रमाणपत्र |
| पीसीएन अप्रचलन/ईओएल | एकाधिक डिवाइस 01/जून/2015 |
| पीसीएन पार्ट स्थिति परिवर्तन | 25/अप्रैल/2016 को पुर्जे पुनः सक्रिय |
| HTML डेटाशीट | XC18V00 सीरीज |
पर्यावरण एवं निर्यात वर्गीकरण
| गुण | विवरण |
| RoHS स्थिति | ROHS3 अनुरूप |
| नमी संवेदनशीलता स्तर (एमएसएल) | 3 (168 घंटे) |
| पहुंच स्थिति | अप्रभावित पहुंचें |
| ईसीसीएन | 3ए991बी1बी1 |
| एचटीएसयूएस | 8542.32.0071 |
अतिरिक्त संसाधन
| गुण | विवरण |
| मानक पैकेज | 160 |
Xilinx मेमोरी - FPGAs के लिए कॉन्फ़िगरेशन प्रोम्स
Xilinx ने इन-सिस्टम प्रोग्रामेबल कॉन्फ़िगरेशन PROMs की XC18V00 श्रृंखला पेश की है (चित्र 1)।इस 3.3V परिवार के उपकरणों में 4-मेगाबिट, 2-मेगाबिट, 1-मेगाबिट और 512-किलोबिट PROM शामिल हैं जो Xilinx FPGA कॉन्फ़िगरेशन बिटस्ट्रीम को रीप्रोग्रामिंग और संग्रहीत करने के लिए उपयोग में आसान, लागत प्रभावी तरीका प्रदान करते हैं।
जब FPGA मास्टर सीरियल मोड में होता है, तो यह एक कॉन्फ़िगरेशन घड़ी उत्पन्न करता है जो PROM को चलाता है।CE और OE सक्षम होने के बाद कम एक्सेस समय में, डेटा PROM डेटा (D0) पिन पर उपलब्ध होता है जो FPGA DIN पिन से जुड़ा होता है।प्रत्येक बढ़ती घड़ी की बढ़त के बाद नया डेटा थोड़े समय के लिए उपलब्ध होता है।एफपीजीए कॉन्फ़िगरेशन को पूरा करने के लिए उचित संख्या में क्लॉक पल्स उत्पन्न करता है।जब FPGA स्लेव सीरियल मोड में होता है, तो PROM और FPGA को एक बाहरी घड़ी द्वारा क्लॉक किया जाता है।
जब FPGA मास्टर सेलेक्ट MAP मोड में होता है, तो FPGA एक कॉन्फ़िगरेशन घड़ी उत्पन्न करता है जो PROM को चलाती है।जब FPGA स्लेव पैरेलल या स्लेव सेलेक्ट MAP मोड में होता है, तो एक बाहरी ऑसिलेटर कॉन्फ़िगरेशन घड़ी उत्पन्न करता है जो PROM और FPGA को चलाता है।CE और OE सक्षम होने के बाद, डेटा PROM के डेटा (D0-D7) पिन पर उपलब्ध होता है।प्रत्येक बढ़ती घड़ी की बढ़त के बाद नया डेटा थोड़े समय के लिए उपलब्ध होता है।डेटा को सीसीएलके के निम्नलिखित बढ़ते किनारे पर एफपीजीए में दर्ज किया गया है।एक फ्री-रनिंग ऑसिलेटर का उपयोग स्लेव पैरेलल या स्लेव सिलेक्ट एमएपी मोड में किया जा सकता है।
निम्नलिखित डिवाइस के CE इनपुट को चलाने के लिए CEO आउटपुट का उपयोग करके कई डिवाइसों को कैस्केड किया जा सकता है।इस श्रृंखला में सभी PROM के क्लॉक इनपुट और डेटा आउटपुट आपस में जुड़े हुए हैं।सभी डिवाइस संगत हैं और उन्हें परिवार के अन्य सदस्यों के साथ या XC17V00 वन-टाइम प्रोग्रामेबल सीरियल PROM परिवार के साथ कैस्केड किया जा सकता है।
