एकीकृत सर्किट आईसी चिप्स एक स्थान पर खरीदें EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
उत्पाद विशेषताएं
प्रकार | विवरण |
वर्ग | इंटीग्रेटेड सर्किट (आईसी) अंतर्निहित सीपीएलडी (कॉम्प्लेक्स प्रोग्रामेबल लॉजिक डिवाइस) |
एमएफआर | इंटेल |
शृंखला | मैक्स® II |
पैकेट | ट्रे |
मानक पैकेज | 90 |
उत्पाद की स्थिति | सक्रिय |
प्रोग्रामयोग्य प्रकार | सिस्टम प्रोग्रामेबल में |
विलंब समय टीपीडी(1) अधिकतम | 4.7 एन.एस |
वोल्टेज आपूर्ति - आंतरिक | 2.5V, 3.3V |
तर्क तत्वों/ब्लॉकों की संख्या | 240 |
मैक्रोसेल्स की संख्या | 192 |
आई/ओ की संख्या | 80 |
परिचालन तापमान | 0°C ~ 85°C (TJ) |
माउन्टिंग का प्रकार | माउंट सतह |
पैकेज/केस | 100-टीक्यूएफपी |
आपूर्तिकर्ता डिवाइस पैकेज | 100-टीक्यूएफपी (14×14) |
आधार उत्पाद संख्या | ईपीएम240 |
लागत 3डी पैकेज्ड चिप्स के सामने आने वाले प्रमुख मुद्दों में से एक रही है, और फोवरोस पहली बार होगा जब इंटेल ने अपनी अग्रणी पैकेजिंग तकनीक की बदौलत इन्हें उच्च मात्रा में उत्पादित किया है।हालाँकि, इंटेल का कहना है कि 3डी फ़ोवरोस पैकेज में उत्पादित चिप्स मानक चिप डिज़ाइन के साथ बेहद प्रतिस्पर्धी हैं - और कुछ मामलों में सस्ते भी हो सकते हैं।
इंटेल ने फोवेरोस चिप को यथासंभव कम लागत वाली और फिर भी कंपनी के घोषित प्रदर्शन लक्ष्यों को पूरा करने के लिए डिज़ाइन किया है - यह मेटियोर लेक पैकेज में सबसे सस्ती चिप है।इंटेल ने अभी तक फोवरोस इंटरकनेक्ट / बेस टाइल की गति साझा नहीं की है, लेकिन कहा है कि घटक निष्क्रिय कॉन्फ़िगरेशन में कुछ गीगाहर्ट्ज पर चल सकते हैं (एक बयान जो मध्यस्थ परत के सक्रिय संस्करण के अस्तित्व का संकेत देता है इंटेल पहले से ही विकसित हो रहा है ).इस प्रकार, Foveros को डिज़ाइनर को बैंडविड्थ या विलंबता बाधाओं से समझौता करने की आवश्यकता नहीं है।
इंटेल को यह भी उम्मीद है कि डिजाइन प्रदर्शन और लागत दोनों के मामले में अच्छा होगा, जिसका अर्थ है कि यह अन्य बाजार क्षेत्रों, या उच्च-प्रदर्शन संस्करण के वेरिएंट के लिए विशेष डिजाइन पेश कर सकता है।
प्रति ट्रांजिस्टर उन्नत नोड्स की लागत तेजी से बढ़ रही है क्योंकि सिलिकॉन चिप प्रक्रियाएं अपनी सीमा तक पहुंच रही हैं।और छोटे नोड्स के लिए नए आईपी मॉड्यूल (जैसे I/O इंटरफेस) डिजाइन करने से निवेश पर ज्यादा रिटर्न नहीं मिलता है।इसलिए, 'पर्याप्त रूप से अच्छे' मौजूदा नोड्स पर गैर-महत्वपूर्ण टाइल्स/चिपलेट्स का पुन: उपयोग करने से समय, लागत और विकास संसाधनों की बचत हो सकती है, परीक्षण प्रक्रिया को सरल बनाने का उल्लेख नहीं किया जा सकता है।
एकल चिप्स के लिए, इंटेल को अलग-अलग चिप तत्वों, जैसे मेमोरी या पीसीआई इंटरफेस, का क्रमिक रूप से परीक्षण करना होगा, जो एक समय लेने वाली प्रक्रिया हो सकती है।इसके विपरीत, चिप निर्माता समय बचाने के लिए एक साथ छोटे चिप्स का भी परीक्षण कर सकते हैं।विशिष्ट टीडीपी रेंज के लिए चिप्स डिजाइन करने में कवर का भी एक फायदा है, क्योंकि डिजाइनर अपनी डिजाइन आवश्यकताओं के अनुरूप विभिन्न छोटे चिप्स को अनुकूलित कर सकते हैं।
इनमें से अधिकांश बिंदु परिचित लगते हैं, और वे सभी वही कारक हैं जो 2017 में एएमडी को चिपसेट पथ पर ले गए। एएमडी चिपसेट-आधारित डिज़ाइन का उपयोग करने वाला पहला नहीं था, लेकिन यह इस डिज़ाइन दर्शन का उपयोग करने वाला पहला प्रमुख निर्माता था बड़े पैमाने पर आधुनिक चिप्स का उत्पादन करना, ऐसा लगता है कि इंटेल ने इसमें थोड़ी देर कर दी है।हालाँकि, इंटेल की प्रस्तावित 3डी पैकेजिंग तकनीक एएमडी के ऑर्गेनिक इंटरमीडियरी लेयर-आधारित डिज़ाइन की तुलना में कहीं अधिक जटिल है, जिसके फायदे और नुकसान दोनों हैं।
अंतर अंततः तैयार चिप्स में दिखाई देगा, इंटेल ने कहा है कि नई 3डी स्टैक्ड चिप मेटियोर लेक 2023 में उपलब्ध होने की उम्मीद है, एरो लेक और लूनर लेक 2024 में उपलब्ध होंगे।
इंटेल ने यह भी कहा कि पोंटे वेक्चिओ सुपरकंप्यूटर चिप, जिसमें 100 बिलियन से अधिक ट्रांजिस्टर होंगे, दुनिया के सबसे तेज़ सुपरकंप्यूटर ऑरोरा के केंद्र में होने की उम्मीद है।